2019.2.25
前へ
次へ
ホームページトップへ戻る

[新連載]CPLD入門!
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、CPLDと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜



[第12回]


●Pin Planner

今回は回路の記述について書く予定でしたが、予定変更です。
前回はVHDLプログラムで入出力端子(の信号名)を定義しました。
当然その入出力信号端子はCPLDのどこかの端子に結び付けなければなりません。
いずれまた詳しく説明することになると思いますが、説明の流れとして、このあたりでそのことについて簡単に書いておくことにします。

XILINXのISE Design Suiteでは、VHDLで設定した外部端子をCPLDの実際の端子番号に結びつける(ピンアサイン)ために、PIN_ASSIGNを使います(「CPLD+SIMMを使ってUSBプロトコルの解析を!」[第84回]のリストを参照)。
これに対してALTERAのQUARTUSUでは、VHDLプログラム内ではピンアサインは記述しません。
QUARTUSUの中のPin Plannerというツールを使います。

Pin Plannerの使い方についてはいずれ詳しく説明しますが、Pin Plannerを実行すると上のような画面になります。
画面上部にはCPLDの端子図が表示されます。
左下にはVHDLプログラムで定義した外部端子名とCPLDのピン番号の接続表が表示されます。
Pin Plannerを最初に実行すると、Pin Plannerが勝手に結びつけた表が表示されます。
別の端子に割り当てたいときは表の端子名(Node Name)をマウスで指定してそのまま画面上部の割り当てたい端子番号のところにもって行ってそこで落とすと、それが表に反映されます。

この方法は視覚的で、うっかり目的とは違う端子に割り当ててしまうという間違いを防ぐことができるという長所があります。
しかしピン数の少ないCPLDの場合にはよいのですけれどピン数が多いCPLDになってくると、なかなかに骨の折れる作業になります。
XILINXのISE Design Suiteの場合のようにテキストとして定義することで、それを雛形として別のVHDLプログラムを書くときにそれをコピーして貼り付けておいて、そこで手直しするというやり方の方が便利かなあと思えるところもあります。
まあどちらもそれぞれ長短があるようにも思えます。
ネットを検索して調べてみたところALTERAのQUARTUSUでも端子の結び付けをテキストファイルで行なう方法もあることがわかりました。
ちょっと裏ワザ的なのですけれど。
それについてもいずれ書くことにいたします。

以上今回は前回の補足説明でした。
次回は回路の記述について書きます。

CPLD入門![第12回]
2019.2.25upload

前へ
次へ
ホームページトップへ戻る