［新連載］ＣＰＬＤ入門！
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
いつか使うことになるだろうと思ってはいたのですが。
何を今頃になって、というようなものですが。
ようやく本気で、ＣＰＬＤと四つに取り組みます。
〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜〜
［第７１回］
●ＶＨＤＬサンプルプログラム１ ８２Ｃ５５（４）
前回はポートの初期設定について書きました。
今回はポートからの出力です。
ＶＨＤＬプログラムの記述順に説明するつもりだったのですが、Ｃポートの記述はちょっと複雑なので、先にＡポートとＢポートの説明をします。
●Ａポート出力とＢポート出力
ＶＨＤＬプログラムは基本的には記述した内容（回路）は同時に実行されます。
そういうことなので、つい信号の論理的な流れを無視したプログラムを書いてしまいます。
こうやって説明をしようとしますと、ずいぶんいい加減な順番で記述しているな、と反省させられます。
やっぱり最終的には記述する順序も整理し直したほうがよさそうです。
それはそれとしまして。
ＡポートとＢポートにデータが出力される回路の説明です。
前段と後段の２つに分けて考えます。
まずは前段です。
--out data PORTA,PORTB
process(IOW)
begin
if IOW='0' then
if ADRSIN="11110000" and ainout='0' then
paout<=DINOUT;
elsif ADRSIN="11110001" and binout='0' then
pbout<=DINOUT;
end if;
end if;
end process;
|
ａｉｎｏｕｔ、ｂｉｎｏｕｔにはそれぞれそれ以前に読み込まれたコントロールワードのＡポート、Ｂポートの向きを示す値が保持されています（前回参照）。
値が’０’なら出力、’１’なら入力です。
ＣＰＵからのＯＵＴ命令が出されたとき（ＩＯＷ＝’０’のとき）、Ｉ／ＯアドレスがＦ０ならＡポートへの出力で、Ｆ１ならＢポートへの出力です。
ポートの向きが出力なら、そのときのデータバスの値がｐａｏｕｔ、ｐｂｏｕｔに入ります。
ＩＯＷ＝’０’のときのみ、ｔｈｅｎ以下の条件がチェックされます。
結果が真のときにｐａｏｕｔ、ｐｂｏｕｔに入れられた値は、次に同じことが発生するまでそれぞれラッチされています。
ここではＡポートとＢポートの記述を１つのｐｒｏｃｅｓｓ文として記述しましたが、次のようにそれぞれ別のｐｒｏｃｅｓｓ文として記述しても結果は変わりません。
--out data PORTA
process(IOW)
begin
if IOW='0' then
if ADRSIN="11110000" and ainout='0' then
paout<=DINOUT;
end if;
end if;
end process;
-out data PORTB
process(IOW)
begin
if IOW='0' then
if ADRSIN="11110001" and binout='0' then
pbout<=DINOUT;
end if;
end if;
end process;
|
このほうがわかりやすいかもしれませんね。
そして下はＡポート、Ｂポート出力の後段の記述です。
--portA out
process(ainout,paout)
begin
if ainout='0' then
PA<=paout;
else
PA<="ZZZZZZZZ";
end if;
end process;
--portB out
process(binout,pbout)
begin
if binout='0' then
PB<=pbout;
else
PB<="ZZZZZZZZ";
end if;
end process;
|
ＰＡ、ＰＢはそれぞれＡポート入出力端子、Ｂポート入出力端子です。
ポートの向きが出力に設定されているときだけ、内部でラッチされている出力データが入出力端子に出力されます。
ポートの向きが入力に設定されているとき（ａｉｎｏｕｔ＝’１’、ｂｉｎｏｕｔ＝’１’のとき）は、入出力端子はハイインピーダンスになります。
’Ｚ’はハイインピーダンス出力を意味する値です。
８ビット出力ですから”ＺＺＺＺＺＺＺＺ”です。
前段のｐｒｏｃｅｓｓ文と後段のｐｒｏｃｅｓｓ文は同時に実行されますから記述する順序を変えても結果は変わりません。
ここのところがＶＨＤＬプログラムのわかりにくいところかもしれませんが、鶏が先か、卵が先かの関係にあると考えます。
ただしｐｒｏｃｅｓｓ文の中での記述については順に実行される関係になることもあります（次に説明するＣポートでそれが出てきます）。
ここでポート出力の記述をわざわざ前段と後段の２つに分けたのには理由があります。
前段でいきなり
ＰＡ＜＝ＤＩＮＯＵＴ；
と書くこともできそうです。
しかしそうすると困ることが出てきます。
８２Ｃ５５は向きを出力に設定したポートに対してＩＮ命令を実行するとそのときにポートから出力されている値がデータバスに読み出されます。
つまりＩＯＲ＝’０’のときには（そのときにポートのアドレスがＩ／Ｏアドレスとして出力されていれば）
ＤＩＮＯＵＴ＜＝ＰＡ；
と書きたいところなのですが。
………。
ここまで書いてきて、あれ？と思いました。
ＤＩＮＯＵＴ＜＝ＰＡ；
と書くとコンパイルエラーになる、と書こうとして。
あれっ？そうだっけ？
この場合には、エラーにはならないはず…
ちょいとした思い違いをしていたことに気が付きました。
もしもＰＡをｏｕｔ ｓｔｄ＿ｌｏｇｉｃ；
と定義していたら、
ＤＩＮＯＵＴ＜＝ＰＡ；
はコンパイルエラーになります。
そこを
ｐａｏｕｔ＜＝ＰＡ；
と書いても、エラーになります。
出力に定義した端子から値を読むことは認められません。
なのでそうしたければ、
ポート出力の記述で
ｐａｏｕｔ＜＝ＤＩＮＯＵＴ；
ＰＡ＜＝ＤＩＮＯＵＴ；
としておいて、そのポートへのＩＮ命令に対しては
ＤＩＮＯＵＴ＜＝ｐａｏｕｔ；
と記述します。
ところが。
当プログラムのようにＰＡを
ｉｎｏｕｔ ｓｔｄ＿ｌｏｇｉｃ；
と定義した場合には、
ＤＩＮＯＵＴ＜＝ＰＡ；
と書いてもコンパイルエラーにはなりません。
そして期待した通り正しく実行されます。
わかっていてプログラムを書いていながら、そこには「出力端子から入力はできない」という思い込みが働いていたようです。
ええ。
入出力端子からなら当然のことながら、入力できて当たり前でした。
それではその入出力端子から値を読み込むと何が読み込まれるでしょうか？
それ以前の出力がもしラッチされた出力ならば、そのラッチされている値が読み込まれます。
それならそれも８２Ｃ５５の動作として問題はなさそうです。
何が問題になるかというと。
実は問題にはなりません。
問題になるのは、最初に考えた８２Ｃ５５の動作の通りにはならないという点だけでした。
その入出力端子を「入力」に使いたいときには、そのままではそれ以前に「出力」として使ったときの出力された値が邪魔をします。
ですから入力に備えるために、
ポートを入力モードで使うときには、
ＰＡ＜＝”ＺＺＺＺＺＺＺＺ”；
と書いておくことが必要になります。
それもそのように書いておけば、ちゃんと「入出力端子」から外部の値が読み込まれます。
そういうことなら、そういうことでもよさそうです。
すると、ふたたびそのポートを出力モードに設定したとき、ＰＡ＜＝”ＺＺＺＺＺＺＺＺ”が残ったままになります。
出力モードになったとき、出力がハイインピーダンスでもよければそれでもかまわないことになります。
あるいは出力モードに設定したときは、そこで
ＰＡ＜＝”００００００００”；
と記述しておけば、これは８２Ｃ５５のふるまいと同じになります。
結局のところ、このプログラムのように、ポート出力を前段と後段に分けて書く必要があるのは、入力モードに設定している間も、内部で出力値を保持していたい、という８２Ｃ５５に対する私の積年の不満を解消するためだった、ということになりそうです。
そこまで深く考えた結果そのようなプログラムを書いたのか、あるいは単に「出力端子からは入力はできない」ということが「入出力端子に対してもそのはず」という誤った思い込みにつながってしまったからなのか、そこはもう記憶にありません。
うーん。
簡単にプログラムを書いてしまうのですけれど。
こうやって細かく分けて説明をしていこうとしますと、いい加減に考えていたところが浮かび上がってきます。
よいことなのですけれど。
疲れます。
今回は、ここまでです。
ＣＰＬＤ入門！［第７１回］
２０１９．６．１８ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る