(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第２５４回］
●前回の説明に追記しました
前回の、タイミングチャートを使っての説明の中で、舌足らずなところがあることに気がつきましたので、追記いたしました。
２００９．６．１９ｐｍ６：２０ごろに追記いたしましたので、それ以前に前回（［第２５３回］）をお読みいただいた方は、もう一度前回の追記もお読みくださいませ。
●ＨＬレジスタ回路を変更しました
前回の説明で、ＭＯＶ Ｈ，ＭとＭＯＶ Ｌ，Ｍに対しては、現在の回路ではだめで、レジスタ出力から外部アドレスバス出力への間にラッチが必要であることに気がつきました。
しかし、もう基板にはそのようなＩＣの追加（必要なのは、７４ＨＣ３７３が２個）をするスペースは、とてもありません。
これはもう諦めるしかないか、とも思ったのですが、せっかくここまでやってきたのですから、それでは余りに残念です（無念です）。
そこでうんうんうなりながら考えてみましたら、おお、なんと。
現在の基板配線の状態で、そこからなんとか変更可能な範囲で、対策をとることができそうな、回路変更案を思いつきました。
問題になっているのはＨＬレジスタ回路だけですから、ＨＬレジスタの出力のみにラッチを追加することにしました。
でも、その追加する場所がありませんよ。
いーえ。
ＨＬレジスタのみにラッチをつけるのでしたら、こういうことでよいはずです。
変更後のＨＬレジスタの回路図です。
どこを変更したのでしょうか。
こちら（［第２３回］ＨＬレジスタ回路図）と比較してみてください。
そうなんです。
外部アドレスバスへの出力ゲートとして使っていた７４ＨＣ２４４を取ってしまって、そこに７４ＨＣ３７３をはめこんだのです。
７４ＨＣ２４４も７４ＨＣ３７３も同じ２０ｐｉｎのＩＣです。
勿論端子の接続は異なりますが、それくらいはなんとかなります（なんとかしなければいけません）。
７４ＨＣ２４４を７４ＨＣ３７３に置き換えただけではだめです。
７４ＨＣ３７３がラッチするための信号も用意しなければいけません。
追加した７４ＨＣ３７３のＧ端子に入力する信号は、ＭＯＶ命令回路に新たに追加した回路で作られます。
図の赤で囲ったゲート回路が、その回路です。
ＭＯＶ ｒ，Ｍだけではなくて、ＭＯＶ命令全部に対して働きます。
ムダな動作も含むことになりますが、間違いではありません。
ムリムリの中での対策ですから、いささか乱暴な回路ではありますが止むをえません。
この回路がどのように働くのか、タイミングチャートで説明します。
前回お見せしたタイミングチャートに、このＨＬｌａｔｃｈ信号を追加しました。
ＨＬｌａｔｃｈはＭＯＶ命令のＭ２の期間中だけ、Ｌになります。
ＨＬｌａｔｃｈはＨＬレジスタの新たに追加した（７４ＨＣ２４４を置き換えた）７４ＨＣ３７３のＧ入力につながっています。
（タイミングチャートの下から４番目にあるＨＣ３７３Ｇという信号は、追加したＨＣ３７３ではなくて、レジスタ本体のＨＣ３７３のＧ入力です）
７４ＨＣ３７３はＧ入力がＨの期間は入力が出力に筒抜けになります。ですからこの期間はただの出力バッファと同じです。
Ｇ入力が↓になる瞬間に入力データをラッチします。
上のタイミングチャートのＴ４の始めのタイミングです。
そしてＧ入力がＬの期間中は、ラッチしたデータをそのまま保持します。
変更前の回路では、ＭＯＶ Ｈ，ＭのＴ４の期間に、ｒｅｇＷＲによってＨレジスタにメモリからのデータが書き込まれると、ＨＬレジスタからアドレスバスへの出力も変化してしまうことが問題だったのですが、今回変更した回路では、新たに追加したラッチ（７４ＨＣ３７３）が、ＭＯＶ命令のときのＭ２（Ｔ４、Ｔ５）の期間中は、外部アドレスバスへの出力を、書き換え前の値のままホールドしますから、そのような問題は発生しなくなります。
●試作基板も変更しました
もちろん回路図を直しただけでは、本当にこれでいいのかどうかはわかりません。
実際に回路を変更して試してみる必要があります。
試作基板の、７４ＨＣ２４４を７４ＨＣ３７３に置き換えた部分です。
上から２列目、左の２個が置き換えた７４ＨＣ３７３です。
ＩＣソケットを使っています。
こちらは同じ部分の基板裏側です。
２００９．６．１９ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る