(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第３４４回］
●ブログでご紹介していただきました
ＭＹＣＰＵ８０をご購入いただいた方からメールをいただきました。
ご自身のブログでＭＹＣＰＵ８０についてご紹介していただいたとのこと。
さっそく拝見させていただきました。
こちらのブログです→ FIAT500と洗車の日々・・・(http://plaza.rakuten.co.jp/flyback/)
到着したばかりの外箱の写真、それから箱から取り出した基板の写真や部品の写真、説明書の写真も撮っていただいています。
こうやって実際にご購入していただいた方からナマの声を発信していただけることは、何よりの支援となります。
「製作の過程もブログに発表していきます」とのこと。楽しみにしております。
皆様もぜひご訪問していただくようおすすめいたします。
供給する側からの言葉ではなくて、ご購入者としての視点から書かれることは、皆様にとっても、より貴重な情報になると思います。
●［９］ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ、ＸＣＨＧ、ＳＰＨＬ、ＰＣＨＬ、ＩＮＸ、ＤＣＸ、ＸＴＨＬ、ＳＨＬＤ、ＬＨＬＤ、ＮＯＰ命令回路の動作テストです（操作説明書から）
☆☆☆前回からの続きです☆☆☆
●１９． ＤＣＸ命令のテスト
●１９－１． ＤＣＸ命令のテストプログラムをメモリに書く
メモリに次のプログラムを書きます（１． メモリにデータを書き込む の説明を参考にして操作してください）。
００００ ３１００００ LXI ＳＰ，＄００００
０００３ ２１００００ ＬＸＩ Ｈ，＄００００
０００６ １１００００ ＬＸＩ Ｄ，＄００００
０００９ ０１００００ ＬＸＩ Ｂ，＄００００
０００Ｃ ＣＤ３０００ ＣＡＬＬ ＄００３０
０００Ｆ ２Ｂ ＤＣＸ Ｈ
００１０ １Ｂ ＤＣＸ Ｄ
００１１ ０Ｂ ＤＣＸ Ｂ
００１２ Ｃ３０Ｃ００ ＪＭＰ ＄０００Ｃ
（リスト１６） ＤＣＸ テストプログラム
ペアレジスタＨＬ、ＤＥ、ＢＣをデクリメントする、ＤＣＸ命令のテストプログラムです。
０．５ｓｅｃタイマールーチンをＣＡＬＬしているため、ＤＣＸ ＳＰはテストから除外しています。
［注記］００３０からのタイマールーチンがないとリスト１６のテストプログラムは実行できません。もしもまだタイマールーチンをメモリに書き込んでいない場合には、１６－１．タイマールーチン（ＮＯＰ命令のテストプログラム）をメモリに書く の作業をしてください。
●１９－２． テストプログラムを実行する
プログラムの実行の仕方については ４． テストプログラムを実行する を参照してください。
ＲＥＳＥＴＳＷを押しながら、ディップスイッチＤＳ３－４をＯＦＦにします。その後ＲＥＳＥＴＳＷを離すとプログラムが実行されます。
プログラムが実行されると、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタは００００になり、その後は０．５秒毎にＢＣ、ＤＥ、ＨＬレジスタが同時に－１されていきます。
☆☆☆操作説明書には図はありますが画像（基板の写真）はありません。でもせっかくのホームページですから、写真もＵＰいたします。☆☆☆
●テストプログラムを実行中の写真です
ペアレジスタＢＣ、ＤＥ、ＨＬの値はいずれもＦＦ９Ｃです。００００から０．５秒ごとに－１された結果です。
００００
ＦＦ９Ｃ（－
００６４
１６進数（２進数）の減算については、［第１９４回］で説明しています。
１６進数の６４を十進に直すと１００です。ペアレジスタの値は０．５秒ごとに－１されますから、
１００×０．５＝５０（秒）です。
ストップウォッチの表示とぴったり一致しました。
●２０．ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ命令のテスト
ＭＹＣＰＵ８０組立説明書 Ⅲ組立 ［９］ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ、ＸＣＨＧ、ＳＰＨＬ、ＰＣＨＬ、ＩＮＸ、ＤＣＸ、ＸＴＨＬ、ＳＨＬＤ、ＬＨＬＤ、ＮＯＰ命令回路 の組立作業後に行う動作テストの説明です。
●２０－１． ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ命令のテストプログラムをメモリに書く
メモリに次のプログラムを書きます（１． メモリにデータを書き込む の説明を参考にして操作してください）。
００００ ３１００００ LXI ＳＰ，＄００００
０００３ ２１００００ ＬＸＩ Ｈ，＄００００
０００６ １１５１００ ＬＸＩ Ｄ，＄００５１
０００９ ０１５０００ ＬＸＩ Ｂ，＄００５０
０００Ｃ ＣＤ３０００ ＣＡＬＬ ＄００３０
０００Ｆ ２３ ＩＮＸ Ｈ
００１０ ７Ｄ ＭＯＶ Ａ，Ｌ
００１１ ３２５２００ ＳＴＡ ＄００５２
００１４ ３Ａ５２００ ＬＤＡ ＄００５２
００１７ １２ ＳＴＡＸ Ｄ
００１８ １Ａ ＬＤＡＸ Ｄ
００１９ ０２ ＳＴＡＸ Ｂ
００１Ａ ０Ａ ＬＤＡＸ Ｂ
００１Ｂ ６Ｆ ＭＯＶ Ｌ，Ａ
００１Ｃ Ｃ３０Ｃ００ ＪＭＰ ＄０００Ｃ
（リスト１７） ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ テストプログラム
ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸの各命令のテストプログラムです。
いずれもＡレジスタの値をメモリにＳＴＯＲＥ、またはメモリからＬＯＡＤする命令です。
ＳＴＡ、ＬＤＡはＳＴＯＲＥ、ＬＯＡＤするメモリアドレスを直接指定します。
ＳＴＡＸ、ＬＤＡＸはメモリアドレスをＢＣレジスタ、ＤＥレジスタで指定する「間接アドレッシング」命令です。
ＨＬレジスタを＋１したあと、Ｌレジスタの値をＡレジスタに入れます。
Ａレジスタの値をＳＴＡ命令でアドレス００５２に書き込み、すぐにＬＤＡ命令で読み出します。
次にＳＴＡＸ ＤとＬＤＡＸ Ｄで同じようにＤＥレジスタで示すメモリアドレス（００５１）にＡレジスタの値を書き込み、読み出しし、その次にＳＴＡＸ ＢとＬＤＡＸ ＢでＢＣレジスタで示すメモリアドレス（００５０）にＡレジスタの値を書き込み、読み出しし、その値をＬレジスタに戻します。
この動作を０．５秒ごとに繰り返します。
［注記］００３０からのタイマールーチンがないとリスト１７のテストプログラムは実行できません。もしもまだタイマールーチンをメモリに書き込んでいない場合には、１６－１．タイマールーチン（ＮＯＰ命令のテストプログラム）をメモリに書く の作業をしてください。
●２０－２． テストプログラムを実行する
プログラムの実行の仕方については ４． テストプログラムを実行する を参照してください。
ＲＥＳＥＴＳＷを押しながら、ディップスイッチＤＳ３－４をＯＦＦにします。その後ＲＥＳＥＴＳＷを離すとプログラムが実行されます。
プログラムが実行されると、ＢＣレジスタは００５０、ＤＥレジスタは００５１、ＨＬレジスタは００００になり、その後は０．５秒毎にＨＬレジスタの値が＋１されていきます。ＡレジスタはＬレジスタと同じ値になります。
●テストプログラムを実行中の写真です
ペアレジスタＨＬの値は０１Ｅ０です。
０１Ｅ０は十進では４８０です。
ＨＬレジスタは０．５秒ごとに＋１されますから、
４８０×０．５＝２４０（秒）
２４０秒＝４分ですからストップウォッチの表示とぴったり一致しています。
なおこのＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸテストプログラムについては、当社ホームページの
「つくるＣＰＵ［第１６０回］」（http://www.alles.or.jp~thisida/mycpu160.html）
でも説明をしています。
●２１．ＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬ命令のテスト
ＭＹＣＰＵ８０組立説明書 Ⅲ組立 ［９］ＳＴＡ、ＬＤＡ、ＳＴＡＸ、ＬＤＡＸ、ＸＣＨＧ、ＳＰＨＬ、ＰＣＨＬ、ＩＮＸ、ＤＣＸ、ＸＴＨＬ、ＳＨＬＤ、ＬＨＬＤ、ＮＯＰ命令回路 の組立作業後に行う動作テストの説明です。
●２１－１． ＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬ命令のテストプログラムをメモリに書く
メモリに次のプログラムを書きます（１． メモリにデータを書き込む の説明を参考にして操作してください）。
００００ ３１００００ LXI ＳＰ，００００
０００３ ０１００００ ＬＸＩ Ｂ，００００
０００６ １１００００ ＬＸＩ Ｄ，００００
０００９ ３Ｅ００ ＭＶＩ Ａ，００
０００Ｂ Ｃ５ ＰＵＳＨ Ｂ （８）
０００Ｃ Ｅ３ ＸＴＨＬ （１６）
０００Ｄ ２３ ＩＮＸ Ｈ （８）ｏｒ（１２）
０００Ｅ ２２５０００ ＳＨＬＤ ００５０ （２０）
００１１ ２１００００ ＬＸＩ Ｈ，００００ （８）
００１４ ２Ａ５０００ ＬＨＬＤ ００５０ （２０）
００１７ Ｅ３ ＸＴＨＬ （１６）
００１８ Ｃ１ ＰＯＰ Ｂ （８）
００１９ １Ｃ ＩＮＲ Ｅ （８）
００１Ａ Ｃ２０Ｂ００ ＪＮＺ ０００Ｂ （１２）ｏｒ（８）
００１Ｄ １４ ＩＮＲ Ｄ （８）
００１Ｅ Ｃ２０Ｂ００ ＪＮＺ ０００Ｂ （１２）ｏｒ（８）
００２１ ３Ｃ ＩＮＲ Ａ （８）
００２２ Ｃ３０Ｂ００ ＪＭＰ ０００Ｂ （１２）
（リスト１８）ＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬ テストプログラム
ＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬの各命令のテストプログラムです。
いずれもＨＬレジスタとメモリとの間でデータを交換する命令です。
ＳＨＬＤ、ＬＨＬＤはＨＬの値をメモリにＳＴＯＲＥ、メモリからＬＯＡＤします。
ＸＴＨＬはスタックのトップにある２バイトのデータとＨＬの値とを交換する命令です。
ＢＣレジスタとＤＥレジスタには初期値００００を入れます。
Ａレジスタにも００を入れます。
ＰＵＳＨ Ｂ、ＰＯＰ Ｂは、ＸＴＨＬの動作を確認するために使っています。
ＰＵＳＨ Ｂ命令の実行によって、スタックのトップにはＢＣレジスタの値が置かれます。
ＸＴＨＬを実行すると、そのときにスタックトップにある２バイトのデータと、ＨＬレジスタの値とが交換されます。
ＸＴＨＬ命令によって、スタックトップのデータ（実はＢＣレジスタの値と同じ）がＨＬレジスタに入り、代わりにＨＬレジスタの値がスタックに置かれます。
ＢＣレジスタは変化しませんが、動作としては、ＢＣとＨＬの値を交換したに近い動作になります。
ですから、ＨＬの値は、実はＢＣの値と同じになっています。
そのＨＬの値を次のＩＮＸ Ｈで＋１します。
そしてＳＨＬＤとＬＨＬＤのテストのために、まずＳＨＬＤ命令で、メモリの００５０にＨＬの値をＳＴＯＲＥします。
その後に、ＬＨＬＤ命令で、メモリの００５０から、ふただび値をＨＬレジスタに読み込みます。
そしてもう一度、ＸＴＨＬを実行して、スタックトップのデータ（保存してあった、もともとのＨＬのデータ）と、現在のＨＬレジスタの値とを交換します。
ここまでの動作で、スタックトップの値（実はＢＣレジスタの値）が＋１されたことになります。
そして最後に、ＰＯＰ Ｂで、スタックトップの値をＢＣレジスタに戻します。
結局、ＨＬレジスタの値は変わることなく、ＢＣレジスタの値だけが＋１されたことになります。
実行時間を時計で計って、計算結果と比較できるように、以上の動作を１回実行するごとに、Ｅレジスタを＋１します。
Ｅレジスタを＋１した結果が００でなければ、０００Ｂに戻って繰り返します。
結果が００のときは、Ｄレジスタを＋１します。
Ｄレジスタを＋１した結果が００でなければ０００Ｂに戻って繰り返します。
Ｄレジスタを＋１した結果が００のときは、Ａレジスタを＋１してから、０００Ｂに戻って繰り返します。
●２１－２． テストプログラムを実行する
プログラムの実行の仕方については ４． テストプログラムを実行する を参照してください。
ＲＥＳＥＴＳＷを押しながら、ディップスイッチＤＳ３－４をＯＦＦにします。その後ＲＥＳＥＴＳＷを離すとプログラムが実行されます。
プログラムが実行されると、ＤＥレジスタは００００、Ａレジスタは００になり、Ａ、Ｄ、Ｅをつないだ２４ビットカウンタとしてカウントアップしていきます。同時にＢＣレジスタもカウントアップしていきます。
カウントアップされていく時間を計算してみます。
リスト１８の各命令の後ろに（）で示されているのが、その命令の実行クロック数です。
必ず繰り返し実行されるのは、０００Ｂ～００１Ｃです。
そこで、この範囲の命令が１回実行されるのに必要な時間をまず求めてみます。
０００ＤのＩＮＸ Ｈと、００１ＡのＪＮＺ ０００Ｂには実行クロック数が２つあります。
ＩＮＸ Ｈは、実行した結果、下位８ビットが００になるときだけ１２クロックで、それ以外のときは８クロックです。
ＪＮＺ ０００Ｂは、Ｚフラグが立っているときだけ（つまりその前に実行されるＩＮＲ Ｅの実行の結果、Ｅが００になったときだけ）８クロックで、それ以外のときは、１２クロックです。
プログラムは、Ｂ、Ｃ、Ｄ、Ｅ、Ａに００を初期セットするところからスタートします。
Ｈ、Ｌには何がはいっているかわかりませんが、０００Ｂ～００１Ｃの中では、Ｂ、Ｃの値がＨ、Ｌに入ることになりますから、Ｈ、Ｌも最初は００からスタートすることになります。
ＩＮＸ ＨとＩＮＲ Ｅは同じように、００からスタートして＋１ずつインクリメントされていきますから、Ｌレジスタが００になるタイミングとＥレジスタが００になるタイミングは同じになります。
ということは、０００ＤのＩＮＸ Ｈと、００１ＡのＪＮＺ ０００Ｂの２つの命令の実行クロック数の合計は、常に２０クロックということになります。
その２０クロックに残りの命令の実行クロック数を加算すると、合計は１２４クロックになります。
１マシンクロックは０．５μｓですから１２４×０．５＝６２μｓです。
つまり、０００Ｂ～００１Ｃが１回実行されて、ＨＬレジスタ（実はＢＣレジスタ）とＥレジスタが＋１されるのに必要な実行時間は６２μｓということです。
そして、Ｅレジスタが００からはじまって、また００になるまで、２５６カウントするたびに、Ｄレジスタが＋１されます。
そこで今度は、Ｄレジスタが＋１されるのにかかる時間を計算してみます。
Ｅレジスタが２５６カウントするのにかかる時間は、
６２×２５６＝１５８７２μｓです。
ＩＮＲ Ｄとその次のＪＮＺ ０００Ｂの実行クロック数は８＋１２＝２０ですから実行時間は１０μｓです。
これを加算すると、
１５８７２＋１０＝１５８８２μｓになります。
これがＤレジスタが＋１されるのにかかる時間です。
同様にして、Ａレジスタが＋１されるのにかかる時間を計算します。
Ｄレジスタが２５６カウントするたびに、Ａレジスタが＋１されるのですから、
１５８８２×２５６－２＋１０＝４０６５８００μｓになります。
最後の１０はＩＮＲ Ａとその次のＪＭＰ ０００Ｂの実行時間です。
その前の－２は、Ｄレジスタが２５６カウントする間に、１回だけ結果が００になって、ＪＮＺ命令の条件が不成立になるので、残りの２５５回の実行時間６μｓより２μｓ短くなることによる差を引いているものです。
以上の計算から、Ａレジスタは４．０６５８秒ごとに＋１されていくことがわかります。
●テストプログラムを実行中の写真です
プログラムを実行すると、Ｅ、Ｄ、ＡレジスタがカウントアップされますがＥレジスタは速すぎて全点灯しているようにしか見えません。
Ｄレジスタも下位５ビットは全部点灯しているように見えますが、ここは少し割り引く必要があります。ですからＤレジスタは９Ｆではなくて、下位５ビットを１／２にして、９０とします。それとＡレジスタの３Ｄをあわせると、３Ｄ９０になります。
３Ｄ９０を１０進数に直すと１５７６０になります。
Ｄレジスタが＋１カウントアップするのに１５．８８２ｍｓかかりますから、
１５７６０×１５．８８２＝２５０３００ｍｓ
２５０．３秒です。４分１０秒ですからストップウォッチの表示とぴったり一致しています。
上の計算はＡレジスタとＤレジスタとを合わせて計算しました（この場合多少の誤差を含みます）が、ＡレジスタとＤレジスタを分けて計算しても結果は誤差の範囲内です。。
Ｄレジスタは９０ですから、１０進数に直すと１４４になります。
１４４×１５．８８２＝２２８７．００８ｍｓ
Ａレジスタは３Ｄですから、１０進数に直すと６１になります。
６１×４．０６５８＝２４８．０１３８ｓｅｃ
２４８．０１３８＋２．２８７０＝２５０．３００８ｓｅｃ
なおこのＳＨＬＤ、ＬＨＬＤ、ＸＴＨＬ テストプログラムについては、当社ホームページの
「つくるＣＰＵ［第１６１回］」（http://www.alles.or.jp~thisida/mycpu161.html）
でも説明をしています。
２００９．９．２６ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る