2019.10.30
前へ
次へ
ホームページトップへ戻る

トランジスタでCPUをつくろう!
トランジスタで8080をつくってしまおうというまさにびっくり仰天、狂気のプロジェクトです!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆
見事にできましたら、もちろんTK−80モニタを乗せて、それからBASIC、CP/Mを走らせましょう!
☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆☆


[第172回]



●PIC−CPLDロジアナを使ってみました

納期の迫った仕事をかかえているため、このところ落ち着いて記事を書くだけのゆとりがありません。
何日おきかの更新になってしまいます。
トランジスタ版CPUの作業もそれなりに進んでいるのですが、それを記事にまとめようとしますと、図版やら写真やらも用意する必要が出てくるため、なかなか思うに任せません。
多分今度の連休が過ぎるあたりからは、もう少し時間が取れるようになるかと思います。
気長なお付き合いをお願いいたします。

さて、前回は何回目かの試作を重ねてやっと出来上がってきたCPUクロック回路基板にパーツを実装して、その出力波形をオシロスコープで観測している写真をお見せしました。
参考までに下に再掲します。


上側(CH1)がクロックA(2MHz)で下側(CH2)がクロックB(1MHz)です。
オシロスコープはノイズの状態なども詳しく観測することが出来るため強力な武器ですが、私の所有している2現象タイプでは、前回少し説明したようないくつかの信号を同時に見ることはできません。
そういう場合にはなんといってもロジアナが威力を発揮します。
そこでまだ試作段階ですが、何ヶ月も前にとりあえず動くところまで出来ていたPIC−CPLDロジアナで、トランジスタCPUクロック回路の出力信号を確認してみることにしました。

PIC−CPLDロジアナについては当連載記事と並行して紹介していますので、そちらも参照願います。
プログラムもまだ試作段階なので、サンプリングクロックも回線b熾\示するところまでは出来ていません。

サンプリングクロックは20MHzです。
縦のラインは10サンプリング毎に表示しています。
ですから縦のラインの表示間隔は2MHz(0.5μs)です。
CPUクロック回路のとりあえずの確認ということで、ちょっと手抜きの観測です。
CPUクロック回路基板の信号出力コネクタの信号配列と、PIC−CPLDロジアナの信号入力コネクタの信号配列がなんとか一致するところがありましたので、それに合わせてフラットケーブルで直接接続しました。
そのためクロックの並び順が一般的な表示とは逆になっています。

一番上がクロックE(125KHz)で、その下がクロックEのH/Lが逆になったE_です。
Q出力に対するQ_出力です。
125KHzの1周期は8μsです。
横方向の表示枠が狭くて1周期全部の表示ができません。
なんとか1周期の半分を見ることができます。
ちょうど縦ライン8本分です。
0.5μs×8=4μsですから計算通りになっています。
その下はクロックD(250KHz)とクロックD_です。
こちらの1周期は4μsです。
計算通りです。
その下はクロックC(500KHz)とクロックC_です。
1周期は2μsです。
これも計算通りです。
そして最後の2本はクロックB(1MHz)とクロックB_です。
1周期は1μsです。
これも計算通りです。
手抜きのコネクタ接続のため、クロックAは表示できていませんが、クロックAはオシロスコープで確認済みですから、まあよいでしょう。

ところで上の表示ウインドウの下部にスクロールバーが表示されていることにお気付きでしょうか。
そうなんです。
データ量に合わせて水平スクロール表示もできるのです。

こういう機能がGUIアプリケーションでは割と簡単にできてしまうので、GUIは不慣れなのですけれど、利用すべきところには使えるようになりたいものです。

最後までスクロールしてみました。


次回に続きます。

トランジスタでCPUをつくろう![第172回]
2019.10.30upload

前へ
次へ
ホームページトップへ戻る