●ＣＰＬＤロジアナ（７）
あけましておめでとうございます。
旧年中は拙文にお付き合いいただき有難うございました。
本年も倍旧のお引き立てをお願いいたします。
今年はなんとしてもトランジスタ版８０８０ＣＰＵを完成させたいと思っているのですがさて思い通りにいきますでしょうか。
その前にいくつか片付けてしまいたいと思っていることがあります。
そのうちのひとつがＣＰＬＤロジアナです。
ＣＰＬＤロジアナについて最初に書きましたのは２０１９年１０月の［第１１１回］でしたから、それからまるっと２年以上が経過してしまっています。
今度こそ仕上げまでもっていきたいと思っております。
最初に作ったＣＰＬＤロジアナの試作版ではＮＤ８０ＫＬ／８６マイコンボードに使っているＩＳ６１Ｃ５１２８（５１２ＫＢ）を実装していました（その写真は［第１１２回］にあります）。
しかし動作テストをしながらプログラムを作っていくうちに、そんなに大きなメモリでなくてもよいのではないかと思うようになりました。
そこでその後に作った「最新版」ではＮＤ８０Ｚ３．５などに実装している６２２５６を使うことにしました（［第１１５回］に写真があります）。
現在制作進行中のＣＰＬＤロジアナはローコスト版８チャンネル仕様です。
１回のサンプリングで取得する８チャンネルのデータはそのまま８ビット１バイトとしてＲＡＭに書き込みます。
６２２５６は３２ＫＢですから３２７６８回のサンプリングデータを記録することになります。
最高サンプリング周波数２０ＭＨｚの場合、それはどれだけの時間データになるでしょうか？
計算してみます。
２０ＭＨｚのサンプリング間隔は５０ｎｓですから、３２７６８回のサンプリングにかかる時間は５０×３２７６８＝１６３８４００ｎｓになります。
約１．６ｍｓです。
短い時間のように思えますがそれでも３万回以上のサンプリングデータですからその全体を見るだけでもなかなかに大変なことです。
このくらいのデータがサンプリングできればそこそこ実用になるのではありませんでしょうか。
もちろんサンプリング周波数が低くなればそれだけサンプリング時間は長くなります。
サンプリング周波数が１０ＭＨｚならサンプリング時間は倍の３２７６８００ｎｓ、約３．２８ｍｓになります。
前回は実行例としてクロック発生回路基板の出力をサンプリング周波数２０ＭＨｚで測定した波形をお見せしました。
参考までにそのほかのサンプリング周波数での測定も行ないましたので以下にその波形画像をお見せします。
まずは前回もお見せした２０ＭＨｚでの測定です。
前回は測定開始点での波形画像をお見せしました。
スライドバーを右にスライドさせていくことで波形をスライドさせて見ることができます。
下は測定終了点での波形画像です。
上で計算した測定エンドは１６３８４００ｎｓですが、プログラムの都合で実際のエンドは１６３７０００ｎｓになっています。
次は１０ＭＨｚです。
測定エンドは３２７４μｓです。
５ＭＨｚです。
測定エンドは６５４８μｓです。
このくらいのサンプリング周波数になると測定対象の周波数が低くても１周期分の波形を１画面で見ることができるようになりますが、逆に高い周波数の測定対象はまともな波形として表示されなくなってきます。
２ＭＨｚです。
測定エンドは１６３７０μｓです。
５００ＫＨｚです。
測定エンドは６５４８０μｓです。
２００ＫＨｚです。
ＰＲＯＢＥ６が６２．５ＫＨｚでＰＲＯＢＥ７が３１．２５ＫＨｚです。
サンプリング周波数が２００ＫＨｚまで低くなるとなんとかまともな波形が表示されるのはＰＲＯＢＥ７ぐらいです。
測定対象に合わせてサンプリング周波数を選ぶことで適切な測定が可能になります。
測定エンドは１６３７００μｓです。
１００ＫＨｚです。
測定エンドは３２７４００μｓです。
説明の順序が前後してしまいました。
サンプリングクロックは画面左上のクロック表示窓の▼ボタンを押して表示される候補から選択します。
サンプリングクロックは２０ＭＨｚ、１０ＭＨｚ、５ＭＨｚ、２ＭＨｚ、１ＭＨｚ、５００ＫＨｚ、２００ＫＨｚ、１００ＫＨｚです。
このうちの２０ＭＨｚについては書いておかなければならないことがありました。
そのことについては次回に説明することにいたします。
ＣＰＬＤ入門！［第１１７回］
２０２２．１．４ｕｐｌｏａｄ
前へ
次へ
ホームページトップへ戻る