標準ＴＴＬだけ（！）でCPUをつくろう！（組立てキットです！）
(ホントは７４ＨＣ、ＣＭＯＳなんだけど…）
［第１７２回］

●今まで説明してきた命令を、もう一度、整理してみました

［第１１０回］で、最初に作った１枚目の試作基板の回路と、２枚目の試作基板の回路についての説明が完了した区切りとして、それまでに説明した命令回路について、表にまとめました。

その後に、すでに説明した１枚目、２枚目の基板の命令回路と、結局設計しただけで試作基板製作まではしなかった３枚目の基板の命令回路をあわせて、１枚の試作基板にしたのが、今も動作テストを継続中の「試作２号基板」です。
その「試作２号基板」についても、やっと旧試作基板にあった範囲の命令の回路についての動作テストを、先日［第１６６回］のＩＮ、ＯＵＴ命令で、無事完了しました。

現在は、旧試作基板にはなかった命令回路（つまり「試作２号基板」ではじめて基板に実装することになった命令回路）についての動作テストと、その説明をしています。
基板にＩＣもかなり実装できて、未実装のスペースもだいたいは埋まってきています。
この辺で、もう一度、すでに完了した命令と、これから検証しなければならない命令について、表にまとめてみたいと思います。

［第１１０回］で作った表に、その後に説明を完了した命令の説明回を追記してみました。
着色してある命令が、その後に説明を完了したもので、「説明回」が空欄の命令は、これから検証しなければならない命令です。

命令コード アセンブラ表記 説明（初出）回
01 ddd sss MOV rm, r 第４０回
01 ddd 110 MOV r, M 第４０回
01 110 110 HLT 第５３回
00 ddd 110 MVI rm, imm 第４９回
00 ddd 100 INR rm 第５８回
00 ddd 101 DCR rm 第５８回
10 000 sss ADD rm
10 001 sss ADC rm
10 010 sss SUB rm
10 011 sss SBB rm
10 100 sss ANA rm
10 101 sss XRA rm
10 110 sss ORA rm
10 111 sss CMP rm
11 000 110 ADI imm
11 001 110 ACI imm
11 010 110 SUI imm
11 011 110 SBI imm
11 100 110 ANI imm
11 101 110 XRI imm
11 110 110 ORI imm
11 111 110 CPI imm
00 000 111 RLC 第１６６回
00 001 111 RRC 第１６６回
00 010 111 RAL 第１６６回
00 011 111 RAR 第１６６回
11 000 011 JMP addr 第６１回
11 011 010 JC addr 第６３回
11 010 010 JNC addr 第６３回
11 001 010 JZ addr 第６３回
11 000 010 JNZ addr 第６３回
11 110 010 JP addr 第６３回
11 111 010 JM addr 第６３回
11 101 010 JPE addr 第６３回
11 100 010 JPO addr 第６３回
11 001 101 CALL addr 第９７回
11 011 100 CC addr 第９７回
11 010 100 CNC addr 第９７回
11 001 100 CZ addr 第９７回
11 000 100 CNZ addr 第９７回
11 110 100 CP addr 第９７回
11 111 100 CM addr 第９７回
11 101 100 CPE addr 第９７回
11 100 100 CPO addr 第９７回
11 001 001 RET 第９８回
11 011 000 RC 第９８回
11 010 000 RNC 第９８回
11 001 000 RZ 第９８回
11 000 000 RNZ 第９８回
11 110 000 RP 第９８回
11 111 000 RM 第９８回
11 101 000 RPE 第９８回
11 100 000 RPO 第９８回
11 vvv 111 RST vec
11 011 011 IN port 第１０６回
11 010 011 OUT port 第１０６回
00 pp0 001 LXI rp, imm1

第６５回
11 pp0 101 PUSH rr 第６９回
11 pp0 001 POP rr 第７０回
00 110 010 STA addr 第６４回
00 111 010 LDA addr 第６４回
11 101 011 XCHG 第９１回
11 100 011 XTHL 第１００回
11 111 001 SPHL 第９３回
11 101 001 PCHL 第９３回
00 pp1 001 DAD rp
00 pp0 010 STAX rx 第６６回
00 pp1 010 LDAX rx 第６６回
00 pp0 011 INX rp 第９５回
00 pp1 011 DCX rp 第９５回
00 101 111 CMA
00 110 111 STC 第１６７回
00 111 111 CMC 第１６７回
00 100 111 DAA
00 100 010 SHLD addr 第１０４回
00 101 010 LHLD addr 第１０４回
11 111 011 EI
11 110 011 DI
00 000 000 NOP 第１５６回

確かに、もう一息というところですけれど、まだ肝心のＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ　Ｌｏｇｉｃ　Ｕｎｉｔ）関係の命令には全く手がついていません。
一番おいしいところは、最後に残してあるのですよ。

おいしいショートケーキをいただくときのように、周りから少しずつ攻めていって、最後にイチゴの乗った部分をパクリといくのですねぇ。

あるいは、やっぱり外堀から少しずつ攻めていって、三の丸、二の丸と落として、それからいよいよ本丸、天守閣へ、という段取りなのですね。

そこで、ながながと続く「つくるＣＰＵ」の説明も、いよいよ、イチゴ、ではない、天守閣、でもなかった、ＡＬＵの部分の説明へと、進んでいきます。

●ＡＮＡ、ＸＲＡ、ＯＲＡ、ＡＮＩ、ＸＲＩ、ＯＲＩ、の回路を実装しました

いよいよロジック関係の命令回路の検証です。
ＡＮＤ、ＸＯＲ、ＯＲ命令です。
８０８０では、ＡＮＡ、ＸＲＡ、ＯＲＡ、ＡＮＩ、ＸＲＩ、ＯＲＩの６種類になります。
今回は、それらの各命令回路と、実際に演算を行う、論理演算回路を実装しました。
あ、でも、まだ、イチゴ、ではなかった。えっと、本丸ではありません。
やっと二の丸あたりまで来たところでしょうか。

写真をクリックすると、拡大画像を見られます。
拡大画像はサイズが大きい（約１ＭＢ）ので、インターネットの低速接続環境ではダウンロードに時間がかかります。ご注意ください。



前にも説明したと思いますが、ひとつのＩＣの、同じパッケージ内のゲートを複数の命令回路で使っていますので、作業が進んでくると、まだ先に実装する予定の回路でも、そのうちのかなりの部分がすでに実装済みになってしまう、ということになります。
今回は、ＡＮＤ、ＸＯＲ、ＯＲ命令の回路を実装しただけで、これからあと、まだ算術演算（ＡＤＤ、ＳＵＢ）などの命令を、さらに実装しなければならないのですが、こうやって写真を見ると、もう、あらかた実装してしまった感があります。
命令の説明、回路の説明はまだまだ当分は続くことになりますが、実際の実装作業は、もう、じきに済んでしまいそうです。
２００９．２．２６ｕｐｌｏａｄ

前へ
次へ
ホームページトップへ戻る